In snelle dataconverters en 5G-radioontwerpen zijn frequentiebronnen vaak verborgen knelpunten. Naarmate de datatransmissiesnelheid stijgt en 5G naar hogere banden gaat, wordt het steeds moeilijker om aan de prestatie-eisen te voldoen. De lijst met vereisten blijft groeien en de richting ervan is vaak in strijd met de prestatiedoelstellingen.
Net als de fundering van een gebouw zal alles wat op de frequentiebron is gebouwd, worden beïnvloed als deze verandert. De klok of lokale spanningsgestuurde oscillator (VCO) is die basis, waarvan elke instabiliteit zich door het hele systeem voortplant, ongeacht hoe goed de andere onderdelen zijn ontworpen.
De kern van elke frequentiesynthesizer is een fasevergrendelde lus (hierna PLL genoemd). PLL is het mechanisme om de uitgangsfrequentie op een nauwkeurige referentie te vergrendelen en constant te houden. Het onderscheidt een stabiele, regelbare frequentiebron van een driftoscillator.
Moderne toepassingen zoals radio's, radars, phased arrays, multiband testapparatuur en draadloze infrastructuur vereisen constant wisselen tussen verschillende frequenties om interferentie te voorkomen, meerkanaalsondersteuning te ondersteunen of elektronisch straalmodulatie uit te voeren. Elke keer dat het systeem van frequentie verandert, moet de PLL opnieuw worden vergrendeld. Voordien was het signaal onstabiel en feitelijk onbruikbaar. De hervergrendelingstijd heeft rechtstreeks invloed op de reactiesnelheid van het gehele product.
Dataconverters werken door het meten van ingangssignalen met nauwkeurige, regelmatige intervallen, doorgaans miljoenen keren per seconde. De klok bepaalt het tijdstip van elke meting. Elke timingonzekerheid (ook wel jitter genoemd) in de klok betekent dat de meting op het verkeerde moment plaatsvindt, waardoor fouten worden geïntroduceerd, die als ruis aan de uitgang worden weergegeven. Hoe sneller het signaal, hoe ernstiger het effect.
Bij 5G-radio doet hetzelfde probleem zich in verschillende vormen voor. De lokale oscillator plaatst het radiosignaal precies op de juiste frequentie. De faseruis in de klokbron wordt omgezet in bemonsteringsjitter, die de SNR van de omzetter direct beperkt en uiteindelijk indicatoren op systeemniveau beïnvloedt, zoals de foutvectoramplitude (EVM).
In beide gevallen zijn de resultaten hetzelfde: de onzekerheid van de frequentiebron zal leiden tot een fout die stroomafwaarts niet kan worden gecorrigeerd. De converter met uitstekende dynamische prestaties kan zijn beoogde prestatie-index alleen bereiken als de klok die hem aanstuurt even nauwkeurig is.
In feite bepaalt de faseruis van de synthesizer hoeveel timingonzekerheid er wordt geaccumuleerd in het kloksignaal (weergegeven door RMS-jitter, wat een enkele waarde is die de gemiddelde grootte van deze timingfouten vertegenwoordigt), en bepaalt dus hoeveel ruis- en vervormingsbudget van de omzetter is verbruikt voordat het signaal wordt gedigitaliseerd.
Ontwerpoverwegingen
Bij het ontwerpen van snelle dataconverters en 5G-toepassingen moet rekening worden gehouden met verschillende afwegingen die de prestaties kunnen beïnvloeden:
De faseruis bepaalt de achtergrondruis en stelt de bovengrens van het dynamische bereik in om de beste signaalresolutie te bepalen die kan worden bereikt, ongeacht hoe uitstekend deze in andere opzichten ook is. Bij 5G-radio bepaalt het of het modulatieschema op de ontvanger kan worden gedecodeerd.
Het frequentiebereik bepaalt de flexibiliteit. Een synthesizer die de doelfrequentieband kan bestrijken zonder externe frequentieverdubbeling of -deling kan het ontwerp vereenvoudigen, het aantal componenten verminderen en de ruis en complexiteit elimineren die door deze extra cascades wordt geïntroduceerd.
De vergrendelingstijd bepaalt hoe snel het systeem van kanaal kan wisselen of kan reageren op dynamische omstandigheden - essentieel bij toepassingen met frequentiehoppen en bundelsturing.
PLL vergrendelt zijn uitvoer op een frequentie door de uitvoer voortdurend te vergelijken en te corrigeren met de referentie. Dit correctieproces wordt bestuurd door de feedbacklus, die, net als elke feedbacklus, tijd nodig heeft om te stabiliseren, omdat de lus de fout moet detecteren, reageren en stabiliseren voordat de uitvoer kan worden gebruikt.
In traditionele ontwerpen heeft de lusbandbreedte die de PLL-responssnelheid bepaalt ook rechtstreeks invloed op de faseruisprestaties. Het uitbreiden van de lus om de vergrendeling te versnellen zal de faseruis verslechteren. Het verkleinen van de lus om faseruis te verbeteren kan de vergrendelingstijd negatief beïnvloeden. Deze fundamentele afweging betekent dat ontwerpers moeten kiezen wat belangrijker is voor hun toepassing - en de gevolgen van deze keuze moeten dragen.
De nieuwste generatie geïntegreerde fractionele N-frequentiesynthesizers lost deze afwegingen direct op. Vroege oplossingen dwongen ontwerpers om te kiezen tussen faseruisprestaties en integratie, terwijl nieuwere apparaten ultralage faseruis, brede frequentiedekking, snelle vergrendelingstijd en compacte verpakking combineerden, waarbij onderdelen werden geïntegreerd die voorheen meerdere afzonderlijke componenten vereisten in één enkele oplossing.
Voor de dataconvertorklok betekent dit dat de achtergrondruis van de frequentiebron niet langer een beperking vormt voor het dynamische bereik van het systeem. Voor 5G-radioontwerp betekent dit dat het bereiken van veeleisende foutvectoramplitudedoelen een opgelost frequentiebronprobleem wordt in plaats van een probleem dat eromheen moet worden ontworpen.
Moderne RF-systemen gebruiken doorgaans een fractionele N-divisie PLL-synthesizer om een bemonsteringsklok en een lokale oscillator te genereren. Hoewel deze architecturen een extreem fijne frequentieresolutie mogelijk maken, introduceert modulatie van de frequentiedelingsverhouding kwantitatieve ruis en fractionele ruis, die de algehele faseruiscurve beïnvloeden. De ruis geproduceerd door de versterker of het filter zal het signaal beïnvloeden, maar de ruis geproduceerd door de frequentiebron zal de referentie vernietigen, terwijl de slechte referentie alle modules zal vernietigen die afhankelijk zijn van de referentie.
On-chip VCO vereenvoudigt het printplaatontwerp
Breedbandfrequentiesynthese betekende traditioneel de assemblage van signaalketens met discrete componenten (externe VCO, PLL, buffers, enz.) en de daaruit voortvloeiende lay-outproblemen. Analog Devices, Inc. (ADI) vereenvoudigt het ontwerp van de printplaat door VCO te integreren in een chipoplossing, de volledige signaalketen in één apparaat te integreren en snelle kalibratiemogelijkheden te bieden voor frequentieverspringing zonder concessies te doen aan faseruis en jitterprestaties die vereist zijn voor 5G-radio en ontwerpen voor hogesnelheidsdataconverters.
Het schakelen van frequenties gebeurt niet in één keer. Wanneer PLL het commando ontvangt om naar een nieuwe frequentie over te schakelen, moet het drie verschillende fasen doorlopen voordat de uitgang kan worden gewijzigd naar een beschikbare frequentie. In eerste instantie ontvangt hij een schakelcommando. Vervolgens zoekt het intern naar de juiste instellingen om de vereiste frequentie te produceren; Deze zoekfase is het langzaamste deel, doorgaans 100 tot 250 microseconden in moderne breedbandapparaten. Ten slotte stabiliseert het om ervoor te zorgen dat de uitvoer voldoende schoon en beschikbaar is.
De ADF4382-serie van ADI lost direct het probleem van langzame tussenverbindingen op. Voor een snelle kalibratie hoeft er niet elke keer opnieuw te worden gezocht wanneer een frequentieschakelaar wordt aangevraagd, maar wordt in plaats daarvan een opzoektabel op de chip gebruikt die vooraf berekende instellingen bevat voor bekende punten in 32 frequentiebereiken. Wanneer een nieuwe frequentie nodig is, vindt het twee dichtstbijzijnde opslagpunten en interpoleert daartussen, zodat de juiste instellingen vrijwel onmiddellijk beschikbaar zijn. Op deze manier kan de totale blokkeertijd worden teruggebracht tot binnen 10 microseconden, met een minimum van 2 microseconden.